

From: 陸行之 Andrew Lu on global semis and techs <andrewhclu@substack.com>
Subject: Understanding the balance film industry a for larger AI chip (Part I)
Date: 6 hours ago

Understanding the balance film industry a for larger AI chip (Part I)

[View in browser](#)

Understanding the balance film industry a for larger AI chip (Part I)

應該是時候了解AI大晶片抗翹曲應力平衡膜產業鏈

ANDREW LU ON GLOBAL SEMI/TECHS
SEP 28 • PAID



Executive summary

雖然 Balance Film 產業還在初始冒芽階段，但當AI GPU，TPU，ASIC 越來越大顆，ABF載板及RDL 處理層數越來越厚，越來越多不同熱膨脹係數晶片及材料被封裝在一起，防翹曲技術及抗翹曲應力平衡膜就越來越重要。當未來10年，AI 算力數據中心的投資將受限於可用資金，可用電力，可用土地，可用晶片產能，除了發展困難度超高的衛星軌道數據中心，提供更高算力/更低耗能（單位面積算力耗能比較，增加每單位數據中心面積的GW算力）的大型AI訓練及推理晶片的騰籠換鳥原廠升級（舊機櫃換成新機櫃+ 光通訊 scale out/scale across），可能反而是一個可行的方向。

What is the balance film?

Balance Film（抗翹曲應力平衡膜）在先進封裝領域中，是一種專門用來「抵消」異質整合製程中因熱膨脹係數（CTE，Coefficient of Thermal Expansion）不匹配所產生之應力，進而抑制載板與晶圓翹曲（Warpage）的關鍵材料。

在進行 CoWoS, FOPLP（面板級扇出型封裝）或玻璃基板（Glass Substrate）等大尺寸封裝製程時，矽晶粒、矽/玻璃中介層，ABF載板、玻璃基板（Glass core substrate）、銅線路（RDL）以及環氧樹脂（EMC）的膨脹與收縮率各不相同。經過高溫製程冷卻後，這種應力失衡會導致嚴重的翹曲變形，造成後續微影對位偏移或基板破裂。Balance Film 透過貼合或塗佈於

基板特定區域，在前段製程中主動形成反向拉扯的「對沖」應力，將基板維持在平整狀態。



When the market started to use balance film?

我們需要了解，大型 AI GPU/TPU 晶片的 CoW 矽/玻璃中介層「有翹曲問題」不代表現在都一定會用獨立的 Balance Film。Balance Film 是一種額外的「反向應力補償材料」，主要在大尺寸、高層數、薄型化、RDL/PLP/先進封裝製程翹曲變嚴重時導入，而不是標準必備層。

AI 晶片類型	Balance Film 必要性	時間判斷
B200-Vera Rubin, TPU v8	低	已經開始面臨 warpage, 但仍靠對稱 build-up, 低CTE core, 材料配方，均熱片Lid
Vera Rubin Ultra	中	2H27 比重增加
TPU v9	中	2H27 比重增加
Rosa Feynman	高	2H28 比重增加
TPU v10	高	2H28 比重增加
CoPoS	高	2H29 比重增加

Source: Andrew Lu on global semis/techs


Why a larger AI chip needs it?

Chip size matters

AI GPU/TPU 的矽中介層 Silicon Interposer 將走到5.5x 光罩尺寸，晶片面積增加後，當台積電AI GPU客戶Nvidia/AMD及AI ASIC/TPU客戶亞馬遜/谷歌/Meta/微軟為了追求更高算力從2028年開始推疊邏輯電晶體及12顆 HBM4E存儲記憶體，甚至20-24顆HBM5E存儲記憶體，一片12“晶圓能切出8片的5.5x reticle size (70mmx70mm=4,900mm2)晶片大小所需要的矽中介層 (Silicon Interposer)，將只能切出5片 9x reticle size (90mm x

90mm=8,100mm²) 晶片大小的矽中介層，甚至4片 14x reticle size (110mm x 110mm=12,100mm²)的矽中介層，這意思是指假設台積電客戶全面推出新一代 9x/14x reticle size 的晶片產品，即使數量不變，台積電矽中介層的產能會立刻減少40-50%，如果再考量良率因素，矽中介層產能減少50%或以上，9x/14x reticle size 的矽中介層漲價一倍是非常合理的。因為這個結構性變化，我們認為台積電對於幫助大晶片客戶採用玻璃中介層取代矽中介層，於2029年由圓轉方加速擴張CoPoS產能及量產 CoPoS 將是台積電未來10年不得不為的重大決定（請參考我們於2026年3月27日發出的深度報告：[CoWoS/FOWLP 轉 CoPoS/FOPLP 圓轉方的典範轉移及產業鏈分析](#)）。

現行大型 AI ABF substrate 已普遍需要 low-CTE core、symmetrical stack-up 等手段抑制 warpage。當矽/玻璃中介層未來超過 90mm x 90mm=8,100mm² 大小，矽晶片、矽/玻璃中介層，銅（RDL）、與環氧樹脂（EMC）之間的熱膨脹係數（CTE）差異，會導致翹曲（Warpage）呈現「非線性」的急遽惡化。當翹曲變形量超過微影設備的對焦容許度（Depth of Focus）或造成晶圓/面板破裂時，傳統的物理載具已無法壓制，就必須在製程前段導入 Balance Film。



Source: TSMC

付費訂閱戶可分享 Part I 全文，為何AI大尺寸晶片需要BF(Size, layers, mix matters)，貼在哪裡，是半導體產品材料還是製程耗材？Balance film 移除後如何防翹曲？Part II 重點

✓ Subscribed

Layers matter for ABF substrate

AI GPU/TPU I/O 數量暴增，因此 ABF 載板的 routing layer 越來越多。ABF 載板本身是 build-up dielectric，以後高階 ABF載板 可達超過 20+ layers。

Top 頂端

ABF / Cu

ABF / Cu

ABF / Cu

———— core

ABF / Cu

ABF / Cu

ABF / Cu

Bottom 底端

目前理想狀態是上下完全對稱，內部應力互相抵消，但實際 AI ABF 載板，因為不同的 power plane, routing density, copper density, interposer/RDL 只在一側，HBM/GPU/TPU 集中在頂端不可能永遠完全對稱，molding/underfill/TIM 熱介面材料（TIM，Thermal Interface Material）等材料不同，因此熱循環後會產生 bow / twist。Balance Film 的作用就是人為加入一個相反方向的 stress，使整體 stack 的 bending moment 接近零。




Source: TSMC

Mixed chips matter

未來的AI GPU/TPU 已經從單純 AI 加速器 + ABF substrate 變成 AI加速器 + CPO/Optics on 中介層 (EIC/PIC/FAU) + 矽/玻璃中介層 + HBM 的超級複合體，而每種材料的熱膨脹係數都不同：

- 矽：約 2.6 ppm/K
- 銅：約 16.5-17.0 ppm/K
- 玻璃：約0.5-10 ppm/k
- ABF 載板：平面方向 X-Y軸 12-16 ppm/K；垂直方向 Z軸 30-50 ppm/K

所以從室溫到 reflow 250°C 左右，應力差非常大。Ajinomoto 也把 low CTE / high Tg 列為最新 ABF 材料的重要特性，目的之一就是控制熱機械變形。



Source: TSMC

Where balance film attached to?


Balance Film 不是留在最終晶片產品的材料，更像是製程耗材，核心概念是「反向對沖」。因為封裝結構的正面（Front-side）堆疊了大量會產生應力的材料，所以 Balance Film 通常是貼附在矽/玻璃中介層或玻璃載體 glass carrier 的背面（未來也有機會用在 ABF 載板），並不等於CoPoS的專屬材料（請參考之前圓CoWoS轉方CoPoS 深度報告）。

根據不同的製程階段，其貼合位置與作用對象略有不同：

1. RDL（重佈線層）製程階段

貼合位置：玻璃載體或矽/玻璃中介層的最底層背面，並可能隨著RDL處理層數增加而多次使用。當 Silicon Interposer 經過背面研磨薄化至 50-100 微米時，結構已無法自我支撐，必須暫時鍵合在玻璃載具（Glass Carrier）上，請參考下圖。此時，Balance Film 就會改貼在「玻璃載具的最下方」，防止巨型載板在後續製程中因上下力矩失衡而碎裂。

作用機制：在載板正面不斷塗佈 PI/PBO 介電層與電鍍厚銅線路時，這些材料在高溫固化與冷卻後會產生強大的收縮力，導致載板向上捲曲（Smile 變形）或向下凸起（Cry 變形）。貼在背面的 Balance Film 會透過自身特製的高分子材料特性，在同溫層產生「反向的拉扯應力」，將載板強行拉平，確保後續黃光微影製程的精準對位。




Source: TrendForce

2. Bump & Reflow（凸塊與迴錫）製程階段

貼合位置：環氧樹脂（EMC）載體的背面。

作用機制：當進行 Chip-first 或 Chip-last 製程進入高溫迴錫爐時，EMC 與晶片的膨脹率截然不同。此時 Balance Film 作為暫時性的應力平衡層貼合於背面，可抵消高溫帶來的劇烈形變，防止晶片移位或焊點斷裂。

總結來說：Balance Film 就像是拔河比賽中的另一方。正面（晶片與線路端）有多大的力量拉扯導致基板變形，背面的 Balance Film 就必須透過精準計算的材料特性（如模數、CTE 等），施加同等的力量將其拉回水平。它是一種具有功能性的暫時犧牲層，通常在製程完成、應力釋放或結構固定後，會透過解膠（De-taping）程序移除。



Source: Andrew Lu on global semis/techs

Avoiding warpage to return

Balance Film 的主要目的不是「永久消除應力」，而是搶救製程良率。微影機台的曝光對焦景深（DOF）通常只有數個微米的容忍度，只要基板翹曲超過極限，光阻就會失焦、走線就會斷裂。Balance Film 在關鍵幾道高溫化學品與電鍍工站維持住絕對水平，其任務就算圓滿完成。

雖然從產業鏈了解，目前台積電交給專做 CoS chip on substrate 封測廠的 CoW AI GPU/TPU 在出廠時即使不使用 Balance film 仍保持平整（部分原因是矽中介層還沒超過9個光罩尺寸），但時間一拉長，如果不貼上 Balance film，也沒有其他結構接手，殘留應力必然會導致翹曲「彈性回跳」

（Springback）。所以台積電希望 CoS 封測廠能共同分攤AI大晶片 Balance film 隨產品出貨的成本。但在實際先進封裝產線中，翹曲之所以不會毀掉成品，是因為隨產品出貨的 Balance Film 的核心使命是「階段性保駕護航」——它確保基板在最脆弱的微影與線路成形階段維持平整，一旦進入後段，應力的承載就會透過以下機制順利交棒：

1. 結構支撐接力（Structural Handoff）

- Balance Film 不會在基板毫無支撐的裸露狀態下被撕除。
- 通常是在晶圓/面板完成正面多層 RDL 製作後，先將正面與剛性載具（如第二層暫時載板、Bumping 載具）或次世代目標基板（如 ABF 載板）完成貼合或鍵合（Bonding），隨後才將背面的 Balance Film 解膠剝離。這時，結構的剛性已經由下游的承載體接手。

2. 加強框與散熱蓋物理鎖定（Stiffener Ring & Lid）

- 對於尺寸超過 80mm × 80mm 以上的大型 AI 晶片，封裝完成移除製程保護層後，本體仍有強烈的翹曲趨勢。

- 後段製程會立刻在封裝邊緣環氧樹脂表面貼上金屬加強框（Stiffener Ring），或是封上均熱片/散熱蓋（Lid），利用金屬件極高的機械剛性，直接將整個封裝體強制「鎖平」，避免在後續 SMT 焊接到主機板時發生焊點虛焊或開裂。

3. 對稱性結構補償（Symmetric Stack-up Design）

- Balance Film 解決的是「製程中單側堆疊引發的暫態應力失衡」。
- 在產品的終態設計中，工程師會在基板的上下兩側設計對稱的介電層（Dielectric Layer）與等效銅箔走線密度（Copper Ratio Balancing）。當封裝整體完成、所有高分子材料完全熟化（Cure）後，本體正反面的力矩會互相抵消，使結構達到自發性的力學平衡（Self-balancing）。

Story to be continued

在透過更多產業調研之後，我們之後打算出 Part II，來聊聊

- 有沒有更優的防翹曲技術？
- 產業鏈核心競爭力比較？
- 如何測算 Balance film 的市場規模及對營收貢獻的影響？

免責聲明/Disclaimer：本人僅提供公司/產業及財務分析的專業看法，僅供參考，並非投資建議，個人應審慎評估風險，如因此造成任何損失，本人不負任何擔保責任; We are here to provide our professional opinions on company and industry analysis but not the investment advice. The use of the information contained in this material is at your own risk. We make no guarantees and assume no responsibility or liability for any information on the report.

Invite your friends and earn rewards

If you enjoy Andrew Lu on global semis and techs, share it with your friends and earn rewards when they subscribe.

Invite Friends



LIKE



COMMENT



RESTACK

© 2026 Andrew Lu
548 Market Street PMB 72296, San Francisco, CA 94104
[Unsubscribe](#)

 **Start writing**